Gönderen Konu: negedge count sorunu  (Okunma sayısı 719 defa)

Çevrimdışı ibrahimerbas

  • Yeni Üye
  • *
  • İleti: 1
negedge count sorunu
« : 13 Haziran 2017, 06:39:52 »
Merhaba arkadaşlar, fpga de çok tuhaf bir sorun yaşıyorum.
aşağıdaki verilog kodum beklenenden fazla sonuç çıkarıyor. Osiloskop ile baktığımda 10 adet negatif edge görüyorum. fakat fpga bana 12 - 19 veya bazen daha fazla sonuçlar çıkarıyor. Ekteki osiloskop görüntüsünde sarı olan scl. diğerinde 7 segment display de ise hex değer görünüyor. hex gösterilen değerde bir sorun yok. yani display düzgün çalışıyor onu test ettim. osiloskopta görünen bazı gürültüler var ancak çok düşük değerlerdeler...
fpga konusunda yeniyim.
reg[15:0] scl_clock_count=0;

always @(posedge scl)
scl_clock_count <= scl_clock_count + 1'b1;