Verilog da assign ifadesi ile atama yapmak tam olarak ne işe yarar?

[XX_CİHAN_XX]

Arkadaşlar bu aralar verilog ile FPGA programlama üzerine biraz çalışmalar yapıyorum.
atama işlemini başına assign ifadesi ekleyerek yapınca tam olarak ne fark oluyor anlayamadım 

[FullMetal]

Verilog da "dataflow" tipi kodlamayla operatör(ler) ve operand(lar) kullanarak yazdığın işlemi sonuç olarak almak için "assign" ile uygun birşeye mutlaka atamalısın. Galiba dataflow ile behavioral kodlama karışmış, onlara tekrar bakmalısın