ARM Verilog-HDL kullanıyormuş

[MC_Skywalker]

Biryerden başlamak istetyenler için;

VHDL:
http://fpganedir.com/VHDL/index.php
http://www.mcu-turkey.com/wp-content/uploads/2012/02/VHDL-Tutorial.pdf
web.itu.edu.tr/~ayhant/dersler/sstu/vhdl/VHDL_sunum09.pptx
h**p://ce.istanbul.edu.tr/erdem/courses/blt/documents/VHDL_Teori.pdf
h**p://www.fatih.edu.tr/~onur/download/EEE546/TURKISH/Class_1.pdf
http://cosmiac.org/Projects_FPGA.html
http://www.nandland.com/vhdl/tutorials/tutorial-introduction-to-vhdl-for-beginners.html
http://www.digilentinc.com/Data/Textbooks/Intro_Digital_Design-Digilent-VHDL_Online.pdf

Verilog HDL
http://www.fpga4fun.com/MusicBox.html

Altera
Quartus II Web Edition
http://dl.altera.com/?edition=web
DE0-Nano Development and Education Board
http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=165&No=593   $79
http://market.cizgi.com.tr/product/education/altera-de0-nano-academic       174,04TL

Xilinx
ISE WebPACK Design Software
http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.htm
Basys™2 Spartan-3E FPGA Board
http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,790&Prod=BASYS2    $89

[muuzoo]

@muuzoo ben ya notepad++ yada GVim kullanıyorum.. Vi de başlarda zordur ama alışınca candır ben hâlâ alışamadım ama aktif kullanmıyorum zaten bu ara.

Bazen o kadar tembelleştiriyor ki bu programlar zaman zaman yazım şekillerini unutuyorum . Aklıma gelmişken verilog'un bir diğer güzelliği ise Verilog'tan ASIC design'a geçiş yapabiliyorsunuz ki süper birşey. Aldığım derslerin birinde Cadence Encounter kullanma şansım oldu verilog ile tasarladığımız modülü asic olarak sentezleyebildik. Çıkan sonucu görünce ekrana hayran hayran baktığımı hatırlıyorum

[E_Kk]

@muuzoo Cadence Encounter ı hangi üniversitede hangi derste kullandınız?

[muuzoo]

@muuzoo Cadence Encounter ı hangi üniversitede hangi derste kullandınız?

Kendi üniversitem dışında ODTU'den doktora dersi almıştım bahar dönemi EE618 kodlu "PRINCIPLES OF DIGITAL CMOS VLSI DESIGN" adında. O derste kullanmıştım. Yanlış hatırlamıyorsam 25 bilgisayarlık bir laboratuvar mevcut VLSI design için Elektrik-Elektronik Mühendisliğinde.

[kralsam]

Bazen o kadar tembelleştiriyor ki bu programlar zaman zaman yazım şekillerini unutuyorum . Aklıma gelmişken verilog'un bir diğer güzelliği ise Verilog'tan ASIC design'a geçiş yapabiliyorsunuz ki süper birşey. Aldığım derslerin birinde Cadence Encounter kullanma şansım oldu verilog ile tasarladığımız modülü asic olarak sentezleyebildik. Çıkan sonucu görünce ekrana hayran hayran baktığımı hatırlıyorum

Hocam VHDL de olmadığına eminmisin?

[muuzoo]

Hocam VHDL de olmadığına eminmisin?

Şimdi okuyunca yok demişim gibi olmuş . VHDL'de de var fakat sonradan bir extension ile geldi diye biliyorum. VITAL diye. Bildiğim kadarıyla ilk tasarlandığında yoktu.Gerçi yanılıyor da olabilirim. Aralarındaki fark için şöyle bir grafik vardı.

[speak48]

encounter automatic place route tool
genelde verilog netlist ile çalışır.
sentezleyici ler hem verilog için hemde vhdl için verilog netlist oluşturabilir.
örnek synopsys design compiler , cadedence RC , builtgate .......

[E_Kk]

Kendi üniversitem dışında ODTU'den doktora dersi almıştım bahar dönemi EE618 kodlu "PRINCIPLES OF DIGITAL CMOS VLSI DESIGN" adında. O derste kullanmıştım. Yanlış hatırlamıyorsam 25 bilgisayarlık bir laboratuvar mevcut VLSI design için Elektrik-Elektronik Mühendisliğinde.

Hocam doktora dersini yüksek lisansta mı almıştın? Bende bu aralar üniversitelerde alınabilecek yüksek lisans VLSI dersleri bakıyorum.

[muuzoo]

Hocam doktora dersini yüksek lisansta mı almıştın? Bende bu aralar üniversitelerde alınabilecek yüksek lisans VLSI dersleri bakıyorum.

Bildiğim kadarıyla artık yüksek lisans- doktora ayrımı yok derslerde. Çünkü sınıf arkadaşlarımın bir kısmı yüksek lisans öğrencileri idi. Yani alabilirsiniz.

[E_Kk]

@muuzoo hocam bilgiler icin teşekkürler.