STM32F10x çiplerde FLASH_ACR registerinde HLFCYA biti için;
Flash half cycle access enable şeklinde kısa bir açıklama yapılmış.
0 disable
1 enable yapıyormuş.
Flash half cycle access ne işe yarıyor?
F407 de böyle bir bit yok.. O yüzden başlık yanıltıcı olmuş.
Googleda HLFCYA diye arayınca Hülya Avşar'a tecavüz edildi diye sayfa buluyor.
Kimsenin bilgisi yok mu bu bit hakkında?
Bu bit set edilmezse pipeline mekanizmasının işlemesi sekteye mi uğruyor?
mesaj birleştirme:: 20 Haziran 2014, 18:18:56
Neyse buldum.
Half cycle configuration is not available in combination with a prescaler on the AHB. The
system clock (SYSCLK) should be equal to the HCLK clock. This feature can therefore be
used only with a low-frequency clock of 8 MHz or less. It can be generated from the HSI or
the HSE but not from the PLL.