Merhaba,
FPGA içerisinde sinyallere length matching yapmak istiyorum. Örneğin boardda arasında 3-5 mm fark olan sinyalleri fpga içerisinde eşitlemek istiyorum. Bu konuda daha önceden çalışan var mı?
Daha önce denemedim fakat üreticiler bunun için donanımsal destek sağlıyor. Mesela xilinx için IDELAY isimli birim var giriş sinyalleri için ya da ODELAY var. Bunlarla belirli sınırlar dahilinde zamanlamaya müdahale edilebiliyor.
@muuzoo muzaffer hocam inceleyecegim bu konuyu.Tasarlanan donanim icerisinde gerekli gecikmeyi hesaplamak icin muhtemelen functional veya timing simulasyon yapmak gereklidir diye dusunuyorum.
Problemi epeyce zaman önce çözdüm ancak foruma yazmaya fırsat olmadı.Merak edenler için, Ultrascale+ yongası için idelaye3, 7 serisi icin idelaye2 primitive leri ile sorunumu çözdüm. İhtiyacı olanlar idelaye3 için sayfa 168 den itibaren inceleyebilir.
https://www.xilinx.com/support/documentation/user_guides/ug571-ultrascale-selectio.pdf