Projeme new source ile birden fazla vhdl modul ekledim.
1. vhdl dosyasindaki pin yada sinyallerden bazilarini 2. vhdl dosyasinda da kullanabilmek istiyorum.
Ornegin in_rst adindaki reset pini aktif oldugunda tum vhdl dosyalarindaki registerleri resetleyecek.
bu tip ortak sinyal tanimlamalari nasil yapilir?
A-B-C-D şeklinde vhdl dosyalarınız olsun. A = ana modül (Top Level) Olsun.
A---
---B
---C
---D
ŞEklinde bir yapı düşünün. B C ve D, A içerisinde komponent olarak tanımlanmış olsun. Her modülün rst girişlerine aynı sinyali bağlayabilirsiniz bu şekilde. Ama sadece source içine ekledim dosyayı derseniz olmaz. Eklediğiniz modülleri ana kodunuzda component olarak tanıtmalısınız mutlaka.