Picproje Elektronik Sitesi

DİJİTAL & ANALOG ELEKTRONİK => Pld, Spld, Pal, Gal, Cpld, Fpga => Konuyu başlatan: teknikelektronikci - 13 Haziran 2011, 17:15:42

Başlık: verilog VHDL DE SAYI (soru)
Gönderen: teknikelektronikci - 13 Haziran 2011, 17:15:42
Merhaba arkadaslar

verilog da sayilari
4'h1   4 bit hexadesimal 1 ollarak veya atiyorum 8'b01010010  gibi gösterebilyioruz bunu vhdl de yapmanin yolu nedir ? internette o kadar arastirmamda bulamadim

veya sayilari ben direk yazarsam desimal " " icinde yazarsam binary ollarakmi algiliyor ?
Başlık: Ynt: verilog VHDL DE SAYI (soru)
Gönderen: Ersin - 13 Haziran 2011, 18:02:20
x"FF"   hexadecimal
"11111111"  binary

google a   vhdl data types yaz
Başlık: Ynt: verilog VHDL DE SAYI (soru)
Gönderen: teknikelektronikci - 13 Haziran 2011, 18:11:01
x dediigniz hexadesimal mi oluyor ? aslinda bir yerde gördümde inanmamisdim :) ben vhdl numbers yazdim hep birde böyle deniyeyim tesekkürler
Başlık: Ynt: verilog VHDL DE SAYI (soru)
Gönderen: pic365 - 19 Eylül 2011, 14:17:44
Eğer atama yaptığınız sinyal std_logic_vector ise aşağıdaki gibi de yapabilirsiniz.

data <= conv_std_logic_vector(123,8);

Burada 123 decimal sayı, 8 de data sinyalinin bit sayısı. Data sinyalini integer olarak tanımlarsanız aşağıdaki şekilde de atama yapabilirsiniz fakat integer'ı testbench haricinde kullanmanızı pek tavsiye etmem.

data <= 123;