verilog kodları nasıl şifrelenmektedir.
bunu bir standartı varmı yoksa her verilog sentezleyicisinin ayrı bir yöntemimi var.
şifreli kodu çözmeyi denesek ne tavsiyesinde bulunursunuz.
ModelSim kaynak kodlarını hem sadece kendisinin çözebileceği hem de diğer simülatörlerin çözebileceği şekilde şifreleyebiliyor. Verilog kodunun şifrelemek istediğiniz bölümlerini `pragma protect begin ve `pragma protect end tag'leri arasına alıyorsunuz. Daha sonra kodu aşağıdaki şekilde derliyorsunuz.
vlog +protect=myModule.vp myModule.v
V uzantılı dosya sizin kaynak kodunuzu, VP uzantılı dosya ise şifrelenmiş kodu içeriyor. VP uzantılı dosyayı normal bir şekilde derleyerek diğer simülatörlerde de simüle edebilirsiniz. Eğer `protect ve `endprotect tag'lerini kullanırsanız sadece ModelSim'de simülasyon yapabilirsiniz.
Ben daha önce VHDL kodu şifreleyerek simülasyon yapmıştım ama yukarıdaki Verilog komutlarını test etmedim. Aşağıdaki dökümanın 3. bölümünden kontrol etmenizde fayda var.
http://cseweb.ucsd.edu/classes/fa10/cse140L/lab/docs/modelsim_user.pdf (http://cseweb.ucsd.edu/classes/fa10/cse140L/lab/docs/modelsim_user.pdf)