Bir projem için alt ve üst gerilim limitlerini belirleyip bunları almam gerekti. Bunun için genelde opamp kullanırım fakat opamp kullanılması istenmediğinden aşağıdaki gibi bir devre yaptım.
Devrede D1 ve D2 zener. Mosfetler logic level.
Örneğin devrenizin çıktısının 15V ile 30V arasında "0", diğer taraflarda "1" çıkmasını istiyorsunuz.
Vth~3V olarak kabul edildiğinde, D1=12V, D2=27V zener seçildiğinde bu olay gerçekleşiyormuş gibi gözüküyor. Proteustan doğrulandı.
Acaba kaçırdığım bir nokta olabilir mi içimden bir ses bu kadar kolay olmamalı diyor.
Grafikte; kırmızı girişe uygulanan gerilim, mavi Q1 mosfetinin gate gerilimi, sarı Q2 mosfetinin gate gerilimi, yeşil devrenin çıktısı.
(http://i.hizliresim.com/aPAlM2.png)
(http://i.hizliresim.com/1jo6d5.png)
Kare dalga formunun geciş anındaki dikliği önemli değilse doğru.
Aynı yapıyı BJT ye de uyarlayabilirsiniz. BJT de geçiş daha dik olacaktır.
BJT ye gectiğinizde Vce, Vbe yi bastıracak değerlerde olmasından endişe duyuluyorsa öyle bir sıkıntı olmaz.
Yani Q2 için Vce gerilimi, Q1 deki Vbe yi düşürebilecek seviyededir.
Bir lineer çalışma kısmı söz konusu buna bende dikkat ettim ama sanki bu alan beni rahatsız etmeyecekmiş gibi gözüküyor. Diğer konuda pek problem gözükmüyor gibi.