1- TTL ve MOS Logic çipler...
2- Boşta kalan Opamplar...
a)- Boştamı bırakılır...?!!
b)- VCC yemi bağlanır...?!!
c)- GND yemi bağlanır...?!!
TTL için ayrı, MOS logic için ayrı uygulamalar wardır.
Uygulamalar nasıldır.. :-\
Tartışmaya açalım.. :D
Tartışılacak birşey yok . En kötü durumda veri kağıdında yazar ne yapılması gerektiği. Kesin şekilde ortaya konmuş bilgileri tartışmak gereksiz. Çipi üreten bunu belirlemiş. GND ye bağlayın dedikleri pini boşta bırakalım yada vcc ye bağlayalım derse çoğunluk , firmaya yazıp biz böyle kararlaştırdık mı diyeceğiz :)
Alıntı yapılan: Sozuak - 25 Şubat 2020, 11:21:56Tartışılacak birşey yok . En kötü durumda veri kağıdında yazar ne yapılması gerektiği. Kesin şekilde ortaya konmuş bilgileri tartışmak gereksiz. Çipi üreten bunu belirlemiş. GND ye bağlayın dedikleri pini boşta bırakalım yada vcc ye bağlayalım derse çoğunluk , firmaya yazıp biz böyle kararlaştırdık mı diyeceğiz :)
Opamplar için böyle bir kaynak varmı?
https://e2e.ti.com/blogs_/archives/b/thesignal/archive/2012/11/27/the-unused-op-amp-what-to-do
Yani şöyle bir bağlandı doğru..??
(https://i.ibb.co/km9tDF2/resim.png) (https://ibb.co/km9tDF2)
Opamplar için 2 durumdan bahsetmiş
1- Boşta kalan pinlerin parazit kapması ve çıkışın doyuma girmesi nedeni ile artan besleme hattı akımı,
2- Bozucu parazitlerin yükseltilip esleme hattından sisteme verilmesi.
Bunlar içinde simetrik ve simetrik olmayan iki tip besleme için de çözüm sunulmuş.
Konuyu baltalamak yada başka bir kötü niyetim yok baştan belirteyim de:) her ne kadar emojilerle bir nebze duygu-durum belirtilse de bazen yanlış anlaşılmalar olabiliyor.
Bu tip olaylar zaten günümüz teknolojisinde çözümlenmiştir diye düşünüyorum.
Keşke daha ileri konuları tartışıyor olabilsek ama sanırım ekonomiden dolayı ekzantrik devrelerle ve devre elemanlarıyla çalışmak pek mümkün olmuyor. Haliyle de basit konularla uğraşıyoruz diye düşünüyorum.
Aslinda konu guzel.
Mesela;
TTL ve CMOS ciplerde neden girisler dogrudan Vdd/Vcc hattina baglanmamali da 4K7 gibi bir direncle baglanmali?
Tahminim kısadevre olmaması için.
İlk enerji verdiğimizde entegreler kararsız sonuçlar üretebilir, deneyimlerime göre üretiyor da.
Bu durum her ne kadar kısa da sürse bir entegrenin arızalanması için yeterli olduğunu düşünüyorum. Belki birkaç kez çalışma ile olmaz ama ileride sorun patlak verebilir.
Keza: HC-05 ya da benzeri bluetoothlarda 3.3V-5V uyumsuzluğu kısa vadede sorun olmasa da ilerleyen zamanlarda arızaya sebebiyet verebiliyor.
Veri kağıdına göre bakıp çipin çıkış yapısını çözdüğünüzde bunlara gerek yok nedenini anlıyorsunuz. Lojik devrelerle uğraşan herkesin bilmese bile en azından kullanacağı lojik yapının giriş/çıkış yönteminin ne olduğunu bir araştırması gerekir. Rasgele girişleri çıkışlara bağlar, pull up/down direnç bağlantılarını ezbere yaparsanız olmaz zaten. Bununla ilgili zamanında MEB'in de Türkçeye çevirip çok çok ucuza (orijinali 50 usd den pahalıydı) sattığı bir kitap vardı.
Mikroişlemciler ve Sayısal Sistemler.ISBN 975-11-0858-6. Güzel bir el kitabıdır.
Evet bahisleri alalim.
kullanılmayan pinler için ilk çalıştırma anında
kısa devre demeraj akımı çekmesinler diye
ayrıca surge protection tarzı gene yüksek voltaja karjı dayanım için
Yalniz yazimda TTL/CMOS diye baslayip ardindan sanki ikisi icin de 4K7 kullaniliyor diye sormusum.
TTL icin 330R..1K diye duzelteyim.
Ayrica CMOSlar icin 4K7 degeri de bir genelleme. Onun da genis bir araligi var. Fakat onu da sonra konusuruz.
kullanılmayan pinler için çipte bulunan giriş sayısına ve max giriş akımına bağlı olarak kullanılacak seri direnç değeri değişir.
Alıntı yapılan: z - 25 Şubat 2020, 13:27:25Aslinda konu guzel.
Mesela;
TTL ve CMOS ciplerde neden girisler dogrudan Vdd/Vcc hattina baglanmamali da 4K7 gibi bir direncle baglanmali?
Alıntı yapılan: z - 25 Şubat 2020, 14:25:11Evet bahisleri alalim.
Çipe besleme bacağından gerilim verilmezse
pin üzerinden beslenmesin diye.
Çok mu attım?
https://www.youtube.com/watch?v=2yFh7Vv0Paw
https://www.youtube.com/watch?v=D-h7N4KnT9U
Soru yanlis anlasilmasin, cipin giris pinleri zaten kullanilmiyor. Vdd ye baglayip kurtulmak varken direk baglamanizi onermiyoruz 4K7 ile baglamanizi oneririz deniyor.
Sorumuz neden boyle bir oneri getirilmis?
Açılışta rastgele değer alabilen pinlerin vdd ye direk bağlı pin yada plnler üzerinden kısa devre yaratma ihtimaline karşılık bir tedbir olsa gerek.
Ete
Bence,
Kullanılmayan giriş pinini direkt vdd'ye neden bağlayalım?
Normal kullanımda dahi direkt PIC'in bacağına bağlamıyoruz. (PIC'in pin çıkış akımı sınırlı olmasına rağmen)
Direnç kullanmalıyız ki akımı sınırlayalım.
Sonuçta biz kullanmasak da enerjili çipin içinde canlı olarak duruyor pin.
Boşta kalırsa statik elektrikten, el değmesinden vs. nasıl davranacağı kestirilemez.
Çıkış pinini de olası 0-1 değişimlerine karşı vdd veya gnd'ye doğrudan bağlayamayız. Kısa devre ihtimali.
Aslında konu epeyce karmaşıklaştı.
Floating Point olayından kurtulunulmak istendiğinde...
Gate yada Opamp çıkışları zaten kullanılmıyorsa..
VCC üzerinde gürültüye meydan vermeyecek hatta..
çip içindeki diğer gate yada opamp ünitelerine parazitik etki oluşturmayacak yöntemleri vurgulamak istemiştim.
-Mesela 4 lü opamp çipinden 2 tanesini yada 3 ünü kullandık biri boşta kaldı.
Çıkışını kullanmayacağız ama girişleri boşta olunca ne halt yiyeceğini bilemiyoruz.
-Mesela 4 kapılı bir nand den 3 ünü kullandık biri boşta kaldı...
Çıkışını kullanmıyoruz ancak TTL ise yada MOS ise farklı davranışlar sergileyeceğinden girişleri boşta bırakmak yada VCC - GND ye dirençli yada dirençsiz bağlamak nasıl yapılmalıdır.
TTL de girişler zaten HI olduğundan problem olmayabilir.
Ama Mos lar pek öyle dğil.
O halde...!!??
Aynı şeyleri PIC-MCLR içinde söyleyebiliriz.
Belkide İnput olarak seçilmiş ama pull-up yada pull-down tanımlanmamış girişler için...
VCC den çekilen enerji kalitesinden yada etkileşim faktöründen önce çip sağlığı öncelikli düşünerek sormuştum bunları.
Mesela NXP 4013 için şunları demiş.
It operates over a recommended VDD power supply range of 3 V to 15 V referenced to VSS(usually ground). Unused inputs must be connected to VDD, VSS, or another input.
Uyari, kanal genisligi yuksek standart lojik CMOS lar degil de cok yogun CMOS MCU vs icin idi.
Mesela bu uyariyi TI DSP ciplerine ait bir dokumanda karsilasmistim.
Neyse aklimda kaldigi kadariyla yapilan aciklamayi yazayim.
5V ile calisan CMOS ciplerin max gerilimi 7V kadar olabiliyor. Yani bu gerilim degerinde artik cip bozuluyor.
Fakat giris pinlerinin max gerilimi 5.5v kadar olabiliyor.
Dolayisi ile besleme hattindan gelecek bir RF darbe besleme gerilimini 7V a yakin bir degere ziplatsa bile cip bozulmayacakken, dogrudan VDDye baglanmis input pinleri 5.5v limitten dolayi bozulacaktir.
Bu nedenle 4K7 gibi bir direnc baglandiginda giris pinlerindeki gateler beslemedeki artisindan dolayi kirilamayacak cig gibi akim akmayacaktir deniyor du.
4K7 kritik olmamakla birlikte CMOS IC eger nemli tozlu ortamlarda kullanilacaksa 4K7 den buyuk 47K 100K vs nemle birlikte gerilim bolucu gibi davranip girislerin ara voltaj degerlerinde kalmasina neden olabilir.
Girisleri low yerine high yapmaninm mantigi ise (gene standart lojik degilde MCU vs dusunun) iceride genellikle 100K civari pullup direncler olur bunlari low yapinca bu durenclerden dolayi cekilen akim artar bu yuzden girisleri H yapmak onerilir deniyordu.
Alıntı yapılan: z - 26 Şubat 2020, 13:48:57Uyari, kanal genisligi yuksek standart lojik CMOS lar degil de cok yogun CMOS MCU vs icin idi.
Mesela bu uyariyi TI DSP ciplerine ait bir dokumanda karsilasmistim.
Neyse aklimda kaldigi kadariyla yapilan aciklamayi yazayim.
5V ile calisan CMOS ciplerin max gerilimi 7V kadar olabiliyor. Yani bu gerilim degerinde artik cip bozuluyor.
Fakat giris pinlerinin max gerilimi 5.5v kadar olabiliyor.
Dolayisi ile besleme hattindan gelecek bir RF darbe besleme gerilimini 7V a yakin bir degere ziplatsa bile cip bozulmayacakken, dogrudan VDDye baglanmis input pinleri 5.5v limitten dolayi bozulacaktir.
Bu nedenle 4K7 gibi bir direnc baglandiginda giris pinlerindeki gateler beslemedeki artisindan dolayi kirilamayacak cig gibi akim akmayacaktir deniyor du.
4K7 kritik olmamakla birlikte CMOS IC eger nemli tozlu ortamlarda kullanilacaksa 4K7 den buyuk 47K 100K vs nemle birlikte gerilim bolucu gibi davranip girislerin ara voltaj degerlerinde kalmasina neden olabilir.
Girisleri low yerine high yapmaninm mantigi ise (gene standart lojik degilde MCU vs dusunun) iceride genellikle 100K civari pullup direncler olur bunlari low yapinca bu durenclerden dolayi cekilen akim artar bu yuzden girisleri H yapmak onerilir deniyordu.
Sayfa 7Designing With Logic
https://www.ti.com/lit/an/sdya009c/sdya009c.pdfDökümanda anlatılana göre 4K7, sadece 10V civarı beslemelerde işe yarayabilir. VCC daha yüksekse (16V gibi) o zaman daha yüksek dirence ihtiyaç var.
Yine dökümana göre bu direncin de maksimum bir değeri olmalı. Kafamıza göre yüksek direnç takamıyoruz.