Cy8c27443 ile Entegrenin iç ısısını ölçmek (Full proj

[ahmet2004]

Anlatırsan konuyu memnun olurum .

[aYe]

Ben analog blok için VC3 tahsis edilemez, ancak digital blok'a konulan ve  girişi VC3 olan bir buffer'ın çıkışı analog clock'a giriş olarak seçilerek kullanılabilir gibi bir yorum beklemiştim.

Ana konuya dönersek kural şu;

(CPUCLOCK/100) >=(büyük eşit) ANALOGCLOCK/4

Verdiğim örnekte;

Sysclk = 24 mhz

Cpuclock=Sysclk/2=12mhz

VC1=Sysclk/10=2.4mhz

VC2=VC1/5=2.4/5=0.48mhz

Sonuç;

12mhz/100 >= 0.48mhz/4

0.12 >= 0.12 geçerli.

[ahmet2004]

Benim anlatmak istediğim VC1 i neden kullanmıyoruz idi.

Dökümanlardan şunu çıkardım.

Dökümanında belirtildiği gibi Saat Freakans girişi maximum 960 Khz

minimum 125 Khz oluyor.Buna göre VC1=24Mhz/100=2.4Mhz

olduğundan 2.4Mhz Saat giriş frekansından çok yüksek o yüzden

çalışmıyor devre doğru olarak.İç ısıda oyüzden çok büyük çıkıyor.

[aYe]

Buna göre VC1=24Mhz/100=2.4Mhz

VC1=24mhz/100=2.4mhz olamaz zira hem 24/100=0.24 eder hemde VC1 sadece 16'ya kadar bölebilir.

O da en az 1.5mhz eder ki bu verilen limitin üstünde bir değerdir.

Bu yüzden VC2 kullanılır çünkü VC2, VC1 çıkışını clock girişi olarak kullanan bir prescaler'dir.

CpuClock,SysClock,VC1,VC2,VC3 ibarelerini birbirine karıştırmayın.

SysClock dahili osilatör saat frekansı, CpuClock İşlemci clock prescaler'i,  VC1 ve VC2 analog ve digital bloklar için clock prescaler'i, VC3 dijital bloklar için clock prescaler'idir.

[ahmet2004]

Aynı şeyi konuşuyoruz.Orda yazarken bir sıfır fazla yazmışım.

Çok dikkatlisiniz o olmayacak. Zaten bakılınca görünüyor.Frekans 10a

bölünüyor.

[ahmet2004]

Psoc kullanıcıları kaç kişi acaba picprojede.?