Yeni kitaplar VHDL ve Verilog

[MC_Skywalker]

VHDL ve Verilog ile Sayısal Tasarım Xilinx Vivado ile FPGA Uygulamaları Destekli
Az önce denk geldim. Mart 2017 çıkış tarihi şeklide görünüyor.
https://www.seckin.com.tr/kitap/176183678

Kitap, üniversitelerde elektrik, elektronik ve bilgisayar mühendisliği lisans ve yüksek lisans programlarında gösterilen donanım tanımlama dilleri ile karmaşık sayısal sistemlerin tasarım dersleri için VHDL ve Verilog dillerine giriş seviyesi ders kitabı olarak hazırlanmıştır.

Her iki dilin sentaks karmaşıklığından mümkün olduğunca uzak durulup, uygulamalara yönelik bir anlatım tercih edilmiştir. Ayrıca kitap çeşitli çözümlü örnekler ve problemler ile desteklenmiştir. İçerik oluşturulurken öğrencinin ders aşamasında ve tasarım esnasında karşılaştığı pratik problemler ve çözümleri ayrıntılı olarak gösterilmiştir. Bu örnekler, öğrencinin dersi başarıyla bitirmesine katkı sağlayacak nitelikte seçilmiştir. Kitabın yazımında öğrenciler kadar bu konuyu merak edenlerin de rahat anlayacağı bir dil takip edilmiştir.

Donanım tanımlama dillerini kullanarak öğrenme mantığından hareketle, geliştirme ortamı olarak Xilinx firmasının ücretsiz sürümüde olan Vivado tasarım ortamı seçilmiştir. Kitaptaki uygulamalar Digilent firmasının uygun maliyetli ve özellikli ürünlerinden biri olan BASYS3 FPGA kartı ile gerçeklenmiştir.

Konu Başlıkları
   VHDL Dilinin Özellikleri
   Verilog Dilinin Özellikleri
   Xilinx VIVADO ile Tasarım
   Kombinasyonel Lojik Devreler
   Senkron Lojik Devreler
   Sonlu Durum Makinesi
   Matematiksel İşlemler
   Örnek Uygulamalar

2. kitap
Donanım Tanımlama Dili VHDL ve FPGA Uygulamaları Mart 2017 çıkış tarihli.
http://www.dr.com.tr/Kitap/Donanim-Tanimlama-Dili-VHDL-ve-FPGA-Uygulamalari/Ibrahim-Savran/Egitim-Basvuru/Bilgisayar/urunno=0001687220001

Bu kitap, sayısal devre tasarımı bilgisine sahip bireylerin donanım tanımlama dili VHDL'i öğrenerek FPGA kartlarında modern tasarımlar yapmak isteyenler için hazırlanmıştır. Kitapta, önce VHDL'in gramer yapısı ele alınmıştır; daha sonra VHDL'in temel yapıları, mantıksal devre tasarımının ana konuları olan "kombinezonsal devreler" ve "ardışıl devreler" üzerinden örneklendirilmiştir.

Kitap, hem ilgili dersler hem de sektör çalışanları için önemli bir kaynak eser niteliğindedir; "Bilgisayar Mühendisliği" ve "Elektrik-Elektronik Mühendisliği" bölümlerinin müfredatına uygun hazırlanmıştır. Donanım tanımlama dilini kullanarak mantıksal devre tasarımı yapılması elektronik ve bilgisayar sektöründe önemli konulardan birisidir.

Kitapta, VHDL kodlama ve sayısal tasarım yöntemleri birarada ele alınmıştır. Konular ve örnek tasarımlar kolaydan zora olacak şekilde düzenlenmiştir; ayrıca bütün konular örnek projelerle desteklenmiştir.

Bu çalışmada, FPGA yongaları ve geliştirme kartlarının temel özelliklerinin yanısıra, FPGA'ların iç yapısı hakkında da bilgi verilmiştir. Konularla ilişkili olarak yaklaşık 60 proje hazırlanmıştır. Ayrıca şifreleme, sınıflandırma ve filtre tasarımı olmak üzere ileri düzey tasarımlar ayrıntılı bir şekilde anlatılmıştır.

[lkryxk]

Burak hocanın kitabı daha özgün duruyor. Bi iki yerde satışa çıkmış henüz. Papatyadan çıkan kitabın açıklamalarından pek bişey anlamadım ben. "VHDL Grameri ve Deyimleri, FPGA İçyapısı ve Proje Uygulamaları" gibi bir yaklaşım var. İşin daha çok teorik boyutunda kalmış görünüyor. Bu kitaba tanıtım sayfası yapılmış, ama yeter,nce bilgi yok. Kitabın içindekiler diye koydukları dökümanı da açınca "Bilişim Matematiği" diye bir pdf karşınza çıkıyor.. İlgili sayfa linki şu: http://www.papatya.gen.tr/Donanim_Tanimlama_Dili_VHDL_ve_FPGA_Uygulamalari.htm

Her iki kitabı da almayı düşünüyorum ama Burak hocanın kitabı daha sıcak geliyor bana, çünkü BASYS3 ile hazırlanmış. Contextine baktım şöyle:
İÇİNDEKİLER
I Giri¸s 1 
1.1 VHDL'in Tarihi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 
1.2 Verilog'un Tarihi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 
1.3 VHDL veya Verilog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 
1.4 Sayısal Tasarım Akı¸sı . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 
1.5 FPGA veya ASIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 
1.6 FPGA veya Mikrodenetleyici . . . . . . . . . . . . . . . . . . . . . . . 9 
1.7 FPGA'in ˙Iç Yapısı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 
1.8 Sayı Sistemleri . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 
1.9 Boole Cebri . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 
1.10Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 
II VIVADO ile Tasarım 25 
2.1 Digilent BASYS3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 
2.2 Proje Olu¸sturma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 
2.3 Tasarım . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 
2.4 Ayrıntılandırma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 
2.5 Benzetim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 
2.6 Gerçekle¸stirme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 
2.7 Gerçek Zamanlı Çalı¸stırma . . . . . . . . . . . . . . . . . . . . . . . . . 53 
2.8 Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 
viii VHDL ve Verilog ile Sayısal Tasarım 
III Kombinasyonel Lojik Devreler 59 
3.1 VHDL ile Tasarım . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 
3.2 VHDL ile Benzetim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 
3.3 Verilog ile Tasarım . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 
3.4 Verilog ile Benzetim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 
3.5 Tasarım Stilleri . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 
3.5.1 Veri Akı¸sı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 
3.5.2 Davranı¸ssal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 
3.5.3 Yapısal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 
3.6 Vektör˙I ¸slemleri . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 
3.7 Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 
IV Senkron Lojik Devreler 101 
4.1 Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 
4.1.1 D–Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 
4.1.2 SR–Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 
4.1.3 JK–Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 
4.2 Flip–Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 
4.2.1 D Flip–Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 
4.2.2 T Flip–Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 
4.3 Zamanlama . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 
4.3.1 Vivado ile Zamanlama . . . . . . . . . . . . . . . . . . . . . . . 121 
4.4 Sayıcılar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 
4.5 Kayan Yazmaç . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 
4.6 Salt Okunur Bellek . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 
4.7 Rastgele Eri¸simli Bellek . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 
4.8 Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 
V Sonlu Durum Makinesi 135 
5.1 Mealy ve Moore Sonlu Durum Makineleri . . . . . . . . . . . . . . . . 136 
5.2 Durum Diyagramı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 
5.3 VHDL ve Verilog ile Sonlu Durum Makinesi . . . . . . . . . . . . . . . 141 
5.4 ˙Ileri Seviye Sonlu Durum Makineleri . . . . . . . . . . . . . . . . . . . 150 
5.5 Sonlu Durum Makineleri˙I¸sbirlikleri . . . . . . . . . . . . . . . . . . . 158 
˙IÇ˙INDEK˙ILER ix 
5.6 Sonlu Durum Makineleri Koordinasyonu . . . . . . . . . . . . . . . . 162 
5.7 Algoritmik Makineler . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166 
5.8 Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 
VI Matematiksel˙I ¸slemler 173 
6.1 ˙I¸saretsiz ve˙I ¸saretli Sayılar . . . . . . . . . . . . . . . . . . . . . . . . . 174 
6.2 Toplama ve Çıkarma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 
6.3 Çarpma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 
6.4 Bölme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 
6.5 Problemler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 
VII Örnek Uygulamalar 197 
7.1 Kayan I¸sıklar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 
7.2 Yedi Segment Ekran . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203 
7.3 VGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 
7.4 PS/2 Klavye ve Fare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 
7.4.1 PS/2 Haberle¸sme Protokolü . . . . . . . . . . . . . . . . . . . 218 
7.4.2 PS/2 Klavye . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230 
7.4.3 PS/2 Fare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237 
VIII Ekler 241 
8.1 Hiyerar¸si . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242 
8.1.1 VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242 
8.1.2 Verilog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244 
8.2 IP Katalogu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246 
8.3 Atamalar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249 
8.4 Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253 
8.5 Ayrılmı¸s Kelimeler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255 
8.6 VHDL Nitelik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256 
8.7 Dil ¸ Sablonları . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258