shift register yardım

[ceyckr]

arkadaşlar multiplexer ile 8 bitlik veriyi tek hat ile ile iletip alıcıda bu 8 bitlik veriyi aynı şekilde görmek istiyorum. multiplexer ı yaptım fakat alıcı kısmında bu tek hattan gelen veriyi 8 bitliğe dönüştüremedim.shift registerlerle olması gerekiyo sanırım.mikro işlemci olmuyacak.yardımcı olursanız sevinirim.SAYGILAR.

[serdar1973]

demultiplexer kullanacaksın

[z]

Verici tarafta MUX ile 8 bit verinin bitleri tek tek secip hatta basiyorsun. Veri secim isini 3 bitle yapiyorsun.

3 bitlik bir sayici yapip her bir clk ile sayicinin 1 artmasini ve dolayisi ile MUX adresinin 1 degismesini saglayacaksin.

Vericiden gelen, bir bitlik veri hattini, alici taraftaki  shift registerin ilk FF un girisine girersin ve vericide kullanilan 3 bitlik sayicinin clk sinyalini alici taraftaki shift registerde oteleme sinyali olarak kullanirsin.

Bu durumda vericiden bir data, bir de clk hatti gelecek.

Ancak bu is bu kadar basit olmamali. Odeve cevap acisindan ok fakat uygulamada sistemin daha da gelistirilmesi lazim.

[ceyckr]

Verici tarafta MUX ile 8 bit verinin bitleri tek tek secip hatta basiyorsun. Veri secim isini 3 bitle yapiyorsun.

3 bitlik bir sayici yapip her bir clk ile sayicinin 1 artmasini ve dolayisi ile MUX adresinin 1 degismesini saglayacaksin.

Vericiden gelen, bir bitlik veri hattini, alici taraftaki  shift registerin ilk FF un girisine girersin ve vericide kullanilan 3 bitlik sayicinin clk sinyalini alici taraftaki shift registerde oteleme sinyali olarak kullanirsin.

Bu durumda vericiden bir data, bir de clk hatti gelecek.

Ancak bu is bu kadar basit olmamali. Odeve cevap acisindan ok fakat uygulamada sistemin daha da gelistirilmesi lazim.

sağolasın.bizimki aslında bir proje.su seviyesini ölçüp alıcı verici modüllerle karşı taraftaki panelden bunu görüntüleyeceğiz.pt serisi entegreler aynı anda birden fazla kanal kullanımana izin vermiyor.ondan böle seçerek işlem yapalım dedik.senin dediğin yöntemle uğraşıyorum biraz inşallah ayarlarım olmazsa yardımlarını bekklerim yine.SAYGILAR

[silgilikalem]

Verici tarafta MUX ile 8 bit verinin bitleri tek tek secip hatta basiyorsun. Veri secim isini 3 bitle yapiyorsun.

3 bitlik bir sayici yapip her bir clk ile sayicinin 1 artmasini ve dolayisi ile MUX adresinin 1 degismesini saglayacaksin.

Vericiden gelen, bir bitlik veri hattini, alici taraftaki  shift registerin ilk FF un girisine girersin ve vericide kullanilan 3 bitlik sayicinin clk sinyalini alici taraftaki shift registerde oteleme sinyali olarak kullanirsin.

Bu durumda vericiden bir data, bir de clk hatti gelecek.

Ancak bu is bu kadar basit olmamali. Odeve cevap acisindan ok fakat uygulamada sistemin daha da gelistirilmesi lazim.

sağolasın.bizimki aslında bir proje.su seviyesini ölçüp alıcı verici modüllerle karşı taraftaki panelden bunu görüntüleyeceğiz.pt serisi entegreler aynı anda birden fazla kanal kullanımana izin vermiyor.ondan böle seçerek işlem yapalım dedik.senin dediğin yöntemle uğraşıyorum biraz inşallah ayarlarım olmazsa yardımlarını bekklerim yine.SAYGILAR

işlem zamanını yüzlerce parçaya bölmeyi her zaman parçasında  fonksiyonun   sıralanmış bir kısmını icra eden    TIME DIVISION MULTIPLE ACCES    teorisini  araştırmanızı  tavsiye edebilirim